Компания Icmasters провела реверс-инжиниринг нового чипа Apple A14, чтобы уточнить особенности его внутреннего строения. Интерес к исследования подогревал факт, что Apple удалось разработать уникальный мобильный процессор, который уже в состоянии конкурировать по производительности с некоторыми чипами 64-разрядной платформы x86.
Ранее было объявлено, что Apple производит новые SoC на 5-нм узле, используя разработанный в TSMC техпроцесс N5 (внутреннее номенклатурное обозначение).
Техпроцесс N5 впервые применяется тайваньским производителем для выпуска именно этих процессоров Apple. Он основан на новом методе литографии в жестком ультрафиолетовом диапазоне (EUV), который предусматривает «травление» в десять и более слоев. До этого TSMC применяла техпроцесс N7 и его развитие N7P, которые предназначались для выпуска 7-нм узлов и были основаны на использовании метода иммерсионной литографии (DUV). Литография EUV позволяет сократить трудоемкость производства примерно на треть по сравнению с предшественником.
Применение новой технологии позволило TSMC упаковать на подложку процессора, согласно ранее объявленным данным, 171,3 млн транзисторов на мм².
Используя метод просвечивающей электронной микроскопии (ПЭМ), исследователи ICmasters смогли увидеть, из чего сделан чип изнутри, а также измерить плотность размещения транзисторов. Согласно источнику, чип Apple изготовлен на кристалле с площадью 88 мм², где удалось разместить 11,8 млрд транзисторов N5.
Полученные данные позволили выявить неожиданное свойство. Если принять полученные характеристики, то они не соответствуют заявленному ранее показателю плотности по метрике TSMC. Вместо 171,3 млн транзисторов на мм², по данным ICmasters выходит 134,09 млн транзисторов на мм². Разница получается слишком большой, чтобы отнести ее к погрешности расчета. Впрочем, отмечается, что использованный метод расчета не учитывает реальный дизайн блоков, который будет различаться из-за разной использованной логики размещения транзисторов и разной разметки элементов под кеш.
Согласно имеющимся данным, в составе SoC имеется 16-ядерный нейронный движок, четырехкластерный графический процессор и шесть вычислительных ядер общего назначения, два из которых являются высокопроизводительными «большими» ядрами FireStorm, а остальные шесть относятся к так называемым энергоэффективным «маленьким» ядрам IceStorm.
При разборке кристалла процессора удалось узнать, что ядра FireStorm с большим кешем второго уровня (L2) занимают площадь около 9,1 мм², в то время как четыре ядра IceStorm с малым кешем L2 имеют площадь 6,44 мм². Кластер графического процессора занимает площадь около 11,65 мм².
На кристалле присутствует также единый системный кеш, однако трудно выделить в отдельный блок и узнать, какую реальную площадь он занимает.
Ранее редакция THG.ru опубликовала статью о скальпировании процессора. Под скальпированием понимается снятие теплораспределительной крышки процессора для замены термоинтерфейса между ней и кристаллом на более эффективный. И в сегодняшней статье мы разберёмся в том, как это делать и когда проведение скальпирования целесообразно. Подробнее об этом читайте в статье "Скальпирование процессора: как и зачем это делать".