AMD EPYC 9004 «Genoa», линейка ЦП 4-го поколения для центров обработки данных с новейшей архитектурой Zen 4, официально дебютировала сегодня. Семейство AMD EPYC 9004 Genoa - это начало новой серверной экосистемы и оно охватывает несколько сегментов.
Линейка процессоров AMD Zen 4 для центров обработки данных будет разделена на три семейства: стандартный Zen 4 для EPYC Genoa, Zen 4C с оптимизированной плотностью вычислений для EPYC Bergamo и Zen 4 V-Cache с оптимизированным кэшем в составе EPYC Genoa-X. Кроме того, в линейке будет представлено оптимизированное по стоимости серверное предложение начального уровня, известное как EPYC Siena, с теми же ядрами Zen 4, но на совершенно новой платформе, известной как SP6. Модельный ряд будет называться семейством EPYC 8004.
Процессоры AMD EPYC 9004 Genoa «Zen 4» основаны на 5-нм архитектуре, как и в продуктах Ryzen 7000 и Radeon 7000. ЦП обеспечивает увеличение IPC на 14%, что на 1% больше, чем у потребительских компонентов Zen 4. Причиной небольшого повышения являются средние геометрические данные, которые берутся для большего набора рабочих нагрузок по сравнению с ориентированными на потребителя рабочими нагрузками для чипов Ryzen. В 5-нм технологическом узле используется технология FinFET 4-го поколения, улучшенный металлический стек, оптимизированный для обеспечения высокой производительности.
Стандартная линейка Zen 4 будет иметь до 12 ПЗС-матриц, 96 ядер и 192 потока. Каждая CCD будет поставляться с 32 Мбайт кэш-памяти L3 и 1 Мбайт кэш-памяти L2 на ядро. ЦП EPYC 9004 будут содержать новейшие инструкции, такие как BFLOAT16, VNNU, AVX-512 (путь данных 256 бит), адресуемую память 57/52 бит и обновленный IOD с внутренней архитектурой AMD Gen3 Infinity Fabric с более высокой пропускной способностью - межблочное соединение). Это обеспечивает до четырех 32-гигабитных коммутационных фабрик «сокет-сокет» для быстрого соединения ЦП. Это улучшение в 1,9 раза по сравнению с дизайном Infinity Fabric предыдущего поколения.
AMD сравнила ядро Zen 4 + кэш L2 с ядром Ice Lake-SP (Sunny Cove) + кэш L2. Согласно подробностям, Genoa предлагает на 40% меньшую площадь, обеспечивая на 48% более высокую энергоэффективность по сравнению с конкурентами.
Старшие SKU получат до 96 ядер, 192 потокив и 384 Мбайт кэш-памяти L3. Эти SKU будут иметь TDP от 360 Вт до 400 Вт. Далее есть модели, которые получат от 16 до 64 ядер. Эти чипы имеют 256 Мбайт кэш-памяти L3 и TDP в диапазоне 280/320/360 Вт. Наконец, есть четыре модели, которые получат 16-32 ядра. Эти чипы будут предлагать от 64 до 128 Мбайт кэш-памяти L3 и TDP в диапазоне 200-210 Вт. Что касается частот, SKU EPYC 9004 «F» будут иметь целевой диапазон выше 4,0 ГГц, а остальные чипы рассчитаны на 3,7 ГГц.
По сравнению с EPYC Milan, ПЗС-матрица AMD Zen 4 на 11% меньше, чем ПЗС-матрица Zen 3 (80 мм против 72 мм). IOD также на 5% меньше (416 мм против 397 мм). Размер корпуса и гнезда значительно увеличился и это в основном связано с тем, что чипы EPYC Genoa содержат на 50% больше ПЗС, чем чипы EPYC Milan (12 против 8 ПЗС). Общая площадь сокета - 6080 мм2, а площадь SP3 - 4410 мм2.
Сокет LGA 6096 будет иметь 6096 контактов, расположенных в формате LGA (Land Grid Array). Это будет самый большой сокет, когда-либо созданный AMD, на 2002 контакта больше, чем у существующего сокета LGA 4094. Похоже, что пиковая мощность сокета LGA 6096 SP5 будет рассчитана на уровне 700 Вт, что будет длиться всего 1 мс, пиковая мощность при 10 мс оценивается в 440 Вт, а пиковая мощность с PCC оценивается в 600 Вт. Если cTDP будет превышен, то чипы EPYC, установленные на сокете SP5, вернутся к этим ограничениям в течение 30 мс.
Процессоры AMD EPYC Genoa будут иметь 128 линий PCIe Gen 5.0, из которых 112 линий PCIe Gen 5 будут доступны, поскольку остальные 16 зарезервированы, 160 для конфигурации 2P (двухгнездовая). Платформа SP5 также будет поддерживать память DDR5-5200, что является безумным улучшением по сравнению с существующими модулями DIMM DDR4-3200 Мбит/с. Но это еще не все, также будет поддержка до 12 каналов памяти DDR5 и 2 модуля DIMM на канал, что позволит использовать до 12 Тбайт системной памяти.
Платформа будет поддерживать 12 каналов DDR5 с поддержкой DIMM до 4800 Мбит/с и включать варианты чередования 2,4,6,8,10,12. И RDIMM, и 3DS RDIMM будут поддерживаться с 2 модулями DIMM на канал с емкостью до 6 Тбайт на сокет (при использовании модулей 3DS RDIMM емкостью 256 Гбайт). На платформе 2P будет доступно 160 линий 5-го поколения, 12 линий PCIe Gen 3 (8 линий на 1P), 32 линии SATA и 64 линии ввода-вывода с поддержкой CXL 1.1+ (поддержка устройств памяти CXL 2.0) с разветвлениями до x4 и SDCI (интеллектуальная инъекция кэша данных).
Благодаря более высокой производительности на ватт новые центры обработки данных и серверы приведут к снижению совокупной стоимости владения и потребляемой мощности, а также потребуют меньшего количества серверов для обеспечения гораздо более высокой производительности в рабочих нагрузках высокопроизводительных вычислений.
